RANGKAIAN LOGIKA KOMBINASIONAL DAN SEKUENSIAL

Rangkaian Kombinasional

Rangkaian kombinasional adalah rangkaian yang outputnya bergantung pada keadaan nilai input pada saat itu saja. Rangkaian kombinasional terdiri dari gerbang logika yang memiliki output yang selalu tergantung pada kombinasi input yang ada. Rangkaian kombinasional melakukan operasi yang dapat ditentukan secara logika dengan memakai sebuah fungsi boolean. Berikut adalah beberapa ciri sirkuit kombinasional: Beberapa ciri sirkuit kombinasional ialah sebagai berikut:

•     Output dari rangkaian kombinasional di sembarang waktu, tergantung hanya dalam tingkat hadir pada console input.
•     Rangkaian kombinasional tidak menggunakan memori apapun. Keadaan yang lalu input tak memiliki akibat dalam keadaan kini   sirkuit.
•     Sebuah rangkaian kombinasional dapat mempunyai total n input serta  nomor  m dari output.

Ada beberapa Rangkaian logika kombinasional yang akan dibahas adalah Encoder, Decoder, dan Multiplexe.

• Encoder

Encoder berfungsi sebagai rangakain untuk mengkodekan data input mejadi data bilangan dengan format tertentu. Encoder dalam rangkaian digital adalah rangkaian kombinasi gerbang digital yang memiliki input banyak dalam bentuk line input dan memiliki output sedikit dalam format bilangan biner. Encoder akan mengkodekan setiap jalur input yang aktif menjadi kode bilangan biner. Dalam teori digital banyak ditemukan istilah encoder seperti “Desimal to BCD Encoder” yang berarti rangkaian digital yang berfungsi untuk mengkodekan line input dengan jumlah line input desimal (0-9) menjadi kode bilangan biner 4 bit BCD (Binary Coded Decimal). Atau “8 line to 3 line encoder” yang berarti rangkaian encoder dengan input 8 line dan output 3 line (3 bit BCD).

Ilustrasi Digital Encoder

Encoder dalam contoh ini adalah encoder desimal ke BCD (Binary Coded Decimal) yaitu rangkaian encoder dengan input 9 line dan output 4 bit data BCD. Dalam mendesain suatu encoder kita harus mengetahui tujuan atau spesifikasi encoder yang diinginkan yaitu dengan :

1. Membuat tabel kenenaran dari encoder yang ingin dibuat
2. Membuat persamaan logika encoder yang diinginkan pada tabel kebenaran menggunakan K-Map
3. Mengimplemenstasikan persamaan logika encoder dalam bentuk rangkaian gerbang logika digital

Rangkaian Encoder Desimal (10 line) ke BCD

Dalam mendesain rangkaian encoder desimal ke BCD langkah pertama adalah menentukan tabel kebenaran encoder kemudian membuat persamaan logika kemudian mengimplementasikan dalam gerbang logika digital seperti berikut.

Tabel kebenaran encoder Desimal (10 Line) ke BCD

Persamaan logika output encoder Desimal (10 Line) ke BCD

• Y3 = X8 + X9
• Y2 = X4 + X5 + X6 + X7
• Y1 = X2 + X3 + X6 + X7
• Y0 = X1 + X3 + X5 + X7 + X9

Rangkaian implementasi encoder Desimal (10 Line) ke BCD sesuai tabel kebenaran

Rangkaian encoder dissamping merupakan implementasi dari tabel kebenaran diatas dan persamaan logika encoder Desimal ke BCD. jalur input X0 tidak dihubung ke rangkaian karena alasan efisiensi komponen, hal ini karena apabil input X0 ditekan maka tidak akan mengubah nilai output yaitu output tetap bernilai BCD 0 (0000). Rangkaian encoder diatas hanya akan bekerja dengan baik apabila hanya 1 jalur input saja yang mendapat input, hal ini karena rangkaian encoder diatas bukan didesain sebagai priority encoder.

• Decoder

Rangkaian Dekoder mempunyai sifat yang berkebalikan dengan Enkoder yaitu merubah kode biner menjadi sinyal diskrit. Sebuah dekoder harus memenuhi syarat perancangan m < 2 n . Variabel m adalah kombinasi keluaran dan n adalah jumlah bit masukan. Satu kombinasi masukan hanya dapat mewakili satu kombinasi keluaran.

Perhatikan gambar 1, keluaran gerbang AND = 1 jika masukan BCD adalah 0101 dan sama dengan untuk instruksi masukan yang lain. Karena kode ini merupakan representasi bilangan decimal 5 maka keluaran ini dinamakan saluran atau jalur 5. Sehingga keluaran decoder ini harus dihubungkan dengan peralatan yang dapat dibaca dan dimengerti manusia.

BCD to & 7segment Decoder

Kombinasi masukan biner dari jalan masukan akan diterjemahkan oleh decoder, sehingga akan membentuk kombinasi nyala LED peraga (7 segmentLED), yang sesuai kombinasi masukan biner tersebut. Sebagai contoh, Jika masukan biner DCBA = 0001, maka decoder akan memilih jalur keluaran mana yang akan diaktifkan. Dalam hal ini saluran b dan c diaktifkan sehingga lampu LED b dan C menyala dan menandakan angka 1.2. Decoder BCD ke decimal.Keluarannya dihubungkan dengan tabung indikator angka. Sehingga kombinasi angka biner akan menghidupkan lampu indikator angka yang sesuai. Sebagai contoh D = C = B = 0 , A= 1, akan menghidupkan lampu indikator angka 1. Lampu indikator yang menyala akan sesuai dengan angk abiner dalam jalan masuk. 

Gambar 3. Decoder BCD ke Decimal

•  Multiplexer
  
  
  Rangkaian logika kombinasional Multiplexer atau disingkat MUX adalah alat atau komponen elektronika yang bisa memilih input (masukan) yang akan diteruskan ke bagian output (keluaran). Pemilihan input mana yang dipilih akan ditentukan oleh signal yang ada di bagian kontrol (kendali) Select.

Karnaugh Map untuk perencanaan rangkaian multiplexer 4 masukan ke 1 saluran adalah sebagai berikut:

Rangkaian Sequensial

Pada rangkaian logika sekuensial, keadaan keluaran selainditentukan oleh keadaan masukan juga ditentukan olehkeadaan keluaran sebelumnya. Hal itu menunjukkan bahwarangkaian logika sekuensial harus mempunyai pengingat(memory), atau kemampuan untuk menyimpan informasi.Rangkaian dasar yang dapat dipakai untuk membentukrangkaian logika sekuensial adalah latch dan flip-flop.Perbedaan latch dan flip-flop terletak pada masukanclock. Pada flip-flop dilengkapi dengan masukan clock,sedangkan pada latch tidak. Flip-flop hanya akan bekerjapada saat transisi pulsa clock dari tinggi ke rendah ataudari rendah ke tinggi, tergantung dari jenis clock yangdigunakan. Transisi pulsa clock dari rendah ke tinggi disebut transisi positif, sedangkan transisi tinggi kerendah di sebut transisi negatif.

• RS FLIP-FLOP

Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan: satu disebut S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R (RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0).

a. FF-RS (dirangkai dari NAND gate)

Rangkaian Logika FF-RS

Tabel Kebenaran FF RS

b. FF – RS Berdetak

Dengan adanya detak akan membuat FF-RS bekerja sinkron atau aktif HIGH

Simbol Logika

Rangkaian Logika FF-RS Berdetak

Tabel Kebenaran FF-RS Berdetak

• D FLIP-FLOP

Sebuah masalah yang terjadi pada Flip-flop RS adalah dimana keadaan R = 1, S = 1 harus dihindarkan. Satu cara untuk mengatasinya adalah dengan mengizinkan hanya sebuah input saja dimana FF-D mampu mengatasi masalah tersebut.

Simbol Logika

Rangkaian Logika

Tabel Kebenaran

• JK FLIP-FLOP  

FF JK mempunyai masukan “J” dan “K”. FF ini “dipicu” oleh suatu pinggiran pulsa clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah pencacah. FF JK dibangun dari rangkaian dasar FF SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock

Simbol Logika

Rangkaian Logika

Tabel Kebenaran